PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-239051

(43) Date of publication of application: 31.08.1999

(51)Int.CI.

HO3K 19/0185 G11C 11/417

(21)Application number: 09-355843

(71)Applicant: NEC CORP

(22)Date of filing:


24.12.1997

(72)Inventor: NODA KAZUMOMO

(54) VOLTAGE CONVERSION BUFFER CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a voltage conversion buffer circuit which realizes the fast flip-flop operation of a level shifter flip-flop part for both the changes from HIGH to LOW and from LOW to HIGH of an input data signal. SOLUTION: This circuit has a delay block 4, transistors M3 and M5 whose drive performance is set weakly in a level shifter flip-flop par 2 and plural transistors M7 and M8 having the same type. It is provided with a delay driving part 3 which aids the drive performance of the transistor M3 and M5 whose drive performance is weaker and aids a flip-flop operation which is set weakly owing to the unbalance and is weaker in the part 2.



LEGAL STATUS

[Date of request for examination]

24.12.1997

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3055515

[Date of registration]

14.04.2000

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-239051

(43)公開日 平成11年(1999) 8月31日

(51) Int.Cl.6

識別記号

FΙ H03K 19/00

101E

HO3K 19/0185 G11C 11/417

G11C 11/34

305

審査請求 有 請求項の数7 OL 外国語出願 (全 37 頁)

(21)出願番号

特願平9-355843

(71)出願人 000004237

日本電気株式会社

(22)出願日

平成9年(1997)12月24日

東京都港区芝五丁目7番1号

(72)発明者 野田 一百

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 丸山 隆夫

(54) 【発明の名称】 電圧変換パッファ回路

(57) 【要約】

【課題】 従来の電圧変換バッファ回路においては、レ ベルシフターフリップフロップ部のpチャンネルMOS トランジスタとnチャンネルMOSトランジスタとの間 に意図的に設定された駆動性能のアンパランスのため に、出力端子における一方の信号変化が極めて低速にな り、この間のON電流が大きくなるなどの課題があっ た。

【解決手段】 遅延ブロック4とレベルシフターフリッ プフロップ部2において駆動性能を弱く設定されたトラ ンジスタM3、M5と同じ型の複数のトランジスタM 7, M8とを有し、駆動性能の弱い方のトランジスタM 3、M5の駆動性能を補助し、前記アンパランスによっ て弱く設定されたレベルシフターフリップフロップ部2 の弱い方のフリップフロップ動作を補助する遅延駆動部 3を備えるようにした。



【特許請求の範囲】

【請求項1】 データ信号を反転する反転部と、

2個のpチャンネルトランジスタと2個のnチャンネルトランジスタとを有して前記pチャンネルトランジスタと前記nチャンネルトランジスタとの間に駆動性能のアンパランスが導入された電流ミラーフリップフロップラッチ回路より構成され、前記データ信号と前記反転されたデータ信号とを同時に入力し、前記反転されたデータ信号の電圧レベルを変換し、そのレベル変換された反転データ信号を出力するレベルシフターフリップフロップ部と、

遅延プロックと前記レベルシフターフリップフロップ部において駆動性能を弱く設定されたトランジスタと同じ型の複数のトランジスタとを有し、前記レベルシフターフリップフロップ部の駆動性能の弱い方のトランジスタの駆動性能を補助し、前記アンバランスによって弱く設定された前記レベルシフターフリップフロップ部の弱い方のフリップフロップ動作を補助する遅延駆動部とを備えた電圧変換バッファ回路。

【請求項2】 前記アンバランスが、前記レベルシフターフリップフロップ部において前記nチャンネルトランジスタの駆動性能が前記pチャンネルトランジスタの駆動性能より強くなるように導入されており、

前記レベルシフターフリップフロップ部は、

そのゲートが前記反転されたデータ信号を入力し、その ソースが接地された第1のnチャンネルトランジスタ レ

そのゲートが前記データ信号を入力し、そのソースが接地された第2のnチャンネルトランジスタと、

そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給され、そのゲートが前記第2のnチャンネルトランジスタのドレインと前記電圧変換パッファ回路の出力端子とに接続され、そのドレインが前記第1のnチャンネルトランジスタのドレインに接続された第1のpチャンネルトランジスタと、

そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給され、そのゲートが前記第1のnチャンネルトランジスタのドレインに接続され、そのドレインが前記第2のnチャンネルトランジスタのドレインに接続された第2のpチャンネルトランジ 40スタとを有し、

前記遅延駆動部は、

そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給され、そのゲートが前記第2のpチャンネルトランジスタのゲートに接続された第3のpチャンネルトランジスタと、

そのソースが前記第3のpチャンネルトランジスタのドレインに接続され、そのドレインが前記電圧変換バッファ回路の前記出力端子と前記第2のpチャンネルトランジスタのド 50

レインに接続された第4のpチャンネルトランジスタ と、

2

前記電圧変換バッファ回路の前記出力端子と前記第4の pチャンネルトランジスタのゲートとの間に接続され、 前記レベル変換された反転データ信号を所定の遅延時間 遅延させて前記第4のpチャンネルトランジスタのゲー トに伝達する遅延ブロックとを有することを特徴とする 請求項1記載の電圧変換バッファ回路。

【請求項3】 前記遅延時間は、前記レベルシフターフ 10 リップフロップ部の前記弱い方のフリップフロップ動作 に必要な時間より長く設定されていることを特徴とする 請求項2記載の電圧変換バッファ回路。

【請求項4】 前記反転部がCMOSにより構成されていることを特徴とする請求項2記載の電圧変換バッファ回路。

【請求項5】 前記アンバランスが、前記レベルシフターフリップフロップ部において前記pチャンネルトランジスタの駆動性能が前記nチャンネルトランジスタの駆動性能より強くなるように導入されており、

20 前記レベルシフターフリップフロップ部は、

そのゲートが前記反転されたデータ信号を入力し、その ソースが前記反転されたデータ信号の前記電圧レベルの 変換のための電源電圧を供給された第1のpチャンネル トランジスタと、

そのゲートが前記データ信号を入力し、そのソースが前記反転されたデータ信号の前記電圧レベルの変換のための電源電圧を供給された第2のpチャンネルトランジスタと、

そのソースが接地され、そのドレインが前記第1のpチ 0 ャンネルトランジスタのドレインに接続され、そのゲー トが前記第2のpチャンネルトランジスタのドレインと 前記電圧変換パッファ回路の出力端子とに接続された第 1のnチャンネルトランジスタと、

そのソースが接地され、そのドレインが前記第2のpチャンネルトランジスタのドレインに接続され、そのゲートが前記第1のpチャンネルトランジスタのドレインに接続された第2のnチャンネルトランジスタとを有し、前記遅延駆動部は、

そのソースが接地され、そのゲートが前記第2のnチャ り ンネルトランジスタのゲートに接続された第3のnチャ ンネルトランジスタと、

そのソースが前配第3のnチャンネルトランジスタのドレインに接続され、そのドレインが前配電圧変換バッファ回路の前配出力端子と前配第2のpチャンネルトランジスタのドレインに接続された第4のnチャンネルトランジスタと、

前記電圧変換バッファ回路の前記出力端子と前記第4の nチャンネルトランジスタのゲートとの間に接続され、 前記レベル変換された反転データ信号を所定の遅延時間

遅延させて前記第4のnチャンネルトランジスタのゲートに伝達する遅延プロックとを有することを特徴とする 請求項1記載の電圧変換パッファ回路。

【請求項6】 前記遅延時間は、前記レベルシフターフリップフロップ部の前記弱い方のフリップフロップ動作に必要な時間より長く設定されていることを特徴とする 請求項5記載の電圧変換バッファ回路。

【請求項7】 前記反転部がCMOSにより構成されていることを特徴とする請求項5記載の電圧変換バッファ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、入力データ信号の 反転を行うCMOS(Complemantary M OS)インバータとその反転された入力データ信号の電 圧レベルの変換を行う電流ミラーフリップフロップラッ チ回路とを備えた電圧変換バッファ回路に関し、特に、 前記入力データ信号のHIGHからLOWへのデータ変 化およびLOWからHIGHへのデータ変化の両方に対 する前記電流ミラーフリップフロップラッチ回路の高速 20 なフリップフロップ動作を実現する電圧変換バッファ回 路に関するものである。

[0002]

【従来の技術】図5は、一般に用いられている従来の電 圧変換パッファ回路を示す回路図である。この従来の電 圧変換パッファ回路は、反転部1とレベルシフターフリ ップフロップ部2とを備えて構成されている。

【0003】反転部1は、pチャンネルMOSトランジ スタM1とnチャンネルMOSトランジスタM2で構成 されたCMOSインバータである。電圧変換バッファ回 路の入力端子(IN)はpチャンネルMOSトランジス 夕M1とnチャンネルMOSトランジスタM2の各ゲー トに接続され、pチャンネルMOSトランジスタM1の ソースには電源電圧VCC1が供給され、n チャンネル MOSトランジスタM2のソースは接地されている。そ して、pチャンネルMOSトランジスタM1とnチャン ネルMOSトランジスタM2のドレイン同士が接続さ れ、この反転部1の出力がレベルシフターフリップフロ ップ部2のnチャンネルMOSトランジスタM4のゲー トに供給されている。電圧変換バッファ回路の入力端子 (IN) はまた、レベルシフターフリップフロップ部2 のnチャンネルMOSトランジスタM6のゲートにも接 続されている。

【0004】レベルシフターフリップフロップ部2はp チャンネルMOSトランジスタM3、nチャンネルMO SトランジスタM4、pチャンネルMOSトランジスタ M5、およびnチャンネルMOSトランジスタM6によ りなる電流ミラーフリップフロップラッチ回路である。 前記電源電圧VCC1とは独立の電源電圧VCC2がp チャンネルMOSトランジスタM3およびM5の各ソー 4

スに供給されており、これらの各ゲートは、nチャンネルMOSトランジスタM6およびM4の各ドレインにそれぞれ接続されている。pチャンネルMOSトランジスタM3とnチャンネルMOSトランジスタM4の各ドレインは互いに接続されている。pチャンネルMOSトランジスタM5とnチャンネルMOSトランジスタM6の各ドレインも同様に互いに接続されており、これらは電圧変換バッファ回路の出力端子(OUT)に接続されている。nチャンネルMOSトランジスタM4およびM6の各ソースは接地されている。

【0005】以下において、図5の従来の電圧変換バッファ回路の動作について説明する。

【0006】入力端子(IN)がHIGHレベルのとき、pチャンネルMOSトランジスタM1のゲートはOFF、nチャンネルMOSトランジスタM2のゲートはONとなり、これにより反転部1の出力はLOWレベルに保持される。従って、nチャンネルMOSトランジスタM4およびM6はそれぞれOFFおよびONとなり、これにより出力端子(OUT)はLOWレベル(OV)となる。

【0007】入力端子(IN)がLOWレベルのとき、pチャンネルMOSトランジスタM1のゲートはON、nチャンネルMOSトランジスタM2のゲートはOFFとなり、これにより反転部1の出力はHIGHレベルに保持される。従って、nチャンネルMOSトランジスタM4およびM6はそれぞれONおよびOFFとなる。従ってpチャンネルMOSトランジスタM5のゲートはLOWレベルでONとなり、これにより出力端子(OUT)はHIGHレベル(VCC2)となる。

70 【0008】上記のように、入力端子(IN)における 入力データ信号は反転部1により反転され、その反転されたデータ信号のレベルは、レベルシフターフリップフロップ部2により電源電圧VCC2に従って変換される。

【0009】入力端子(IN)においてLOWからHIGHまたはHIGHからLOWへのデータ変化が生じた場合、レベルシフターフリップフロップ部2においてフリップフロップ動作が起こり、出力端子(OUT)においてHIGHからLOWまたはLOWからHIGHへの40 データ変化がそれぞれ生じる。

【0010】しかし、レベルシフターフリップフロップ 部2における p チャンネルMOSトランジスタと n チャンネルMOSトランジスタの駆動性能が等しい場合 (すなわちバランス状態にある場合)には、レベルシフターフリップフロップ部2のフリップフロップ動作は起こりにくく長時間を要することとなり、場合によってはフリップフロップが起こらない可能性も生じる。このため、レベルシフターフリップフロップ部2の設計においては、その p チャンネルMOSトランジスタと n チャンネルMOSトランジスタの駆動性能の間に意図的にアンバ

ランスが導入される。図5の例では、レベルシフターフ リップフロップ部2におけるnチャンネルMOSトラン ジスタの駆動性能がpチャンネルMOSトランジスタの 駆動性能より強くなるような設計が意図的に行われてい る。MOSトランジスタの駆動性能は、具体的にはMO Sトランジスタのソースードレイン電流の量に関係して おり、駆動性能はそのMOSトランジスタのゲート幅お よびゲート長に依存する。MOSトランジスタのゲート 幅が広くなるほど、駆動性能は高くなる。nチャンネル MOSトランジスタとロチャンネルMOSトランジスタ とを比較すると、ゲート幅が同一の場合の駆動性能はn チャンネルMOSトランジスタの方がpチャンネルMO Sトランジスタより一般に高く、従って、pチャンネル MOSトランジスタの駆動性能をnチャンネルMOSト ランジスタの駆動性能と等しくするためには、pチャン ネルMOSトランジスタとnチャンネルMOSトランジ スタのゲート幅がほぼ2:1 (例えば、 $10\mu m 25\mu$ m) に設定される。従って、レベルシフターフリップフ ロップ部2におけるnチャンネルMOSトランジスタの 駆動性能をpチャンネルMOSトランジスタの駆動性能 20 より高く設定するためには、pチャンネルMOSトラン ジスタとnチャンネルMOSトランジスタの各ゲート幅 が例えば6μmと5μmに設定される。

【0011】このように、nチャンネルMOSトランジ スタM4およびM6の駆動性能をpチャンネルMOSト ランジスタM3およびM5の駆動性能より高くするよう なアンバランスが導入された場合、出力端子(OUT) におけるHIGHからLOWへのスムーズで高速なデー 夕変化が可能となり、HIGHからLOWへのデータ変 化(フリップフロップ動作)の間のON電流が低減され る。

【0012】しかし、上記の(nチャンネルMOSトラ ンジスタが p チャンネルMOSトランジスタより強い) アンパランスは、その結果として、入力端子(IN)に おけるHIGHからLOWへのデータ変化に対するレベ ルシフターフリップフロップ部2の出力端子(OUT) におけるデータ変化を非常に低速にしてしまうこととな る。すなわち図6に示すように、出力端子(OUT)に おけるLOWからHIGHへのデータ変化が非常に低速 になってしまう。また、出力端子(OUT)におけるL OWからHIGHへのデータ変化がうまく起こらない場 合も生じうる。

[0013]

【発明が解決しようとする課題】上記のように、レベル シフターフリップフロップ部2のpチャンネルMOSト ランジスタM3およびM5とnチャンネルMOSトラン ジスタM4およびM6との間に意図的に設定されたアン バランスのために、反転部1の入力端子(IN)におい てHIGHからLOWへの入力データの変化が生じた場

の信号変化が図6に示したように極めて低速になってこ のフリップフロップ動作の間のON電流が大きくなって しまい、またはこの出力端子(OUT)におけるLOW からHIGHへのデータ変化がうまく起こらない場合も 生じるなどの課題があった。

6

【0014】この発明は上記課題を解決するためのもの であり、駆動性能のアンパランスを導入した電圧変換バ ッファ回路における固有の問題を解決し、入力データ信 号のHIGHからLOWへの変化およびLOWからHI 10 GHへの変化の両方に対して、レベルシフターフリップ フロップ部2の高速フリップフロップ動作を実現する電 圧変換パッファ回路を提供することを目的とする。

[0015]

【課題を解決するための手段】請求項1記載の電圧変換 バッファ回路は、データ信号を反転する反転部と、2個 のpチャンネルトランジスタと2個のnチャンネルトラ ンジスタとを有して前記pチャンネルトランジスタと前 記nチャンネルトランジスタとの間に駆動性能のアンバ ランスが導入された電流ミラーフリップフロップラッチ 回路より構成され、前記データ信号と前記反転されたデ ータ信号とを同時に入力し、前配反転されたデータ信号 の電圧レベルを変換し、そのレベル変換された反転デー タ信号を出力するレベルシフターフリップフロップ部 と、遅延ブロックと前記レベルシフターフリップフロッ プ部において駆動性能を弱く設定されたトランジスタと 同じ型の複数のトランジスタとを有し、前記レベルシフ ターフリップフロップ部の駆動性能の弱い方のトランジ スタの駆動性能を補助し、前記アンバランスによって弱 く設定された前記レベルシフターフリップフロップ部の 弱い方のフリップフロップ動作を補助する遅延駆動部と を備えたものである。

【0016】請求項2記載の電圧変換パッファ回路は、 前記請求項2記載の電圧変換パッファ回路において、前 記アンパランスが、前記レベルシフターフリップフロッ プ部において前配nチャンネルトランジスタの駆動性能 が前記pチャンネルトランジスタの駆動性能より強くな るように導入されており、前記レベルシフターフリップ フロップ部が、そのゲートが前記反転されたデータ信号 を入力し、そのソースが接地された第1のnチャンネル トランジスタと、そのゲートが前記データ信号を入力 し、そのソースが接地された第2のnチャンネルトラン ジスタと、そのソースが前配反転されたデータ信号の前 記電圧レベルの変換のための電源電圧を供給され、その ゲートが前記第2のnチャンネルトランジスタのドレイ ンと前記電圧変換パッファ回路の出力端子とに接続さ れ、そのドレインが前記第1のnチャンネルトランジス タのドレインに接続された第1のpチャンネルトランジ スタと、そのソースが前記反転されたデータ信号の前記 電圧レベルの変換のための電源電圧を供給され、そのゲ 合、出力端子(OUT)におけるLOWからHIGHへ 50 ートが前記第1のnチャンネルトランジスタのドレイン

に接続され、そのドレインが前記第2のnチャンネルト ランジスタのドレインに接続された第2のpチャンネル トランジスタとを有し、前記遅延駆動部が、そのソース が前記反転されたデータ信号の前記電圧レベルの変換の ための電源電圧を供給され、そのゲートが前記第2のp チャンネルトランジスタのゲートに接続された第3のp チャンネルトランジスタと、そのソースが前配第3のp チャンネルトランジスタのドレインに接続され、そのド レインが前記電圧変換バッファ回路の前記出力端子と前 記第2のpチャンネルトランジスタおよび前記第2のn チャンネルトランジスタのドレインに接続された第4の pチャンネルトランジスタと、前記電圧変換バッファ回 路の前記出力端子と前記第4のpチャンネルトランジス タのゲートとの間に接続され、前記レベル変換された反 転データ信号を所定の遅延時間遅延させて前記第4のp チャンネルトランジスタのゲートに伝達する遅延ブロッ クとを有するものである。

【0017】請求項3記載の電圧変換バッファ回路は、 請求項2記載の電圧変換バッファ回路において、前記遅 延時間が、前記レベルシフターフリップフロップ部の前 20 記弱い方のフリップフロップ動作に必要な時間より長く 設定されているものである。

【0018】請求項4記載の電圧変換バッファ回路は、 請求項2記載の電圧変換バッファ回路において、前記反 転部がCMOSにより構成されているものである。

【0019】請求項5記載の電圧変換バッファ回路は、 請求項1記載の電圧変換バッファ回路において、前記ア ンパランスが、前記レベルシフターフリップフロップ部 において前記pチャンネルトランジスタの駆動性能が前 記nチャンネルトランジスタの駆動性能より強くなるよ うに導入されており、前記レベルシフターフリップフロ ップ部が、そのゲートが前記反転されたデータ信号を入 力し、そのソースが前記反転されたデータ信号の前記電 圧レベルの変換のための電源電圧を供給された第1のp チャンネルトランジスタと、そのゲートが前記データ信 号を入力し、そのソースが前記反転されたデータ信号の 前記電圧レベルの変換のための電源電圧を供給された第 2のpチャンネルトランジスタと、そのソースが接地さ れ、そのドレインが前記第1のpチャンネルトランジス タのドレインに接続され、そのゲートが前記第2のpチ ャンネルトランジスタのドレインと前記電圧変換パッフ ァ回路の出力端子とに接続された第1のnチャンネルト ランジスタと、そのソースが接地され、そのドレインが 前記第2のpチャンネルトランジスタのドレインに接続 され、そのゲートが前配第1のpチャンネルトランジス タのドレインに接続された第2のnチャンネルトランジ スタとを有し、前記遅延駆動部が、そのソースが接地さ れ、そのゲートが前記第2のnチャンネルトランジスタ のゲートに接続された第3のnチャンネルトランジスタ と、そのソースが前記第3のnチャンネルトランジスタ 8

のドレインに接続され、そのドレインが前記電圧変換バッファ回路の前記出力端子と前記第2のpチャンネルトランジスタおよび前記第2のnチャンネルトランジスタのドレインに接続された第4のnチャンネルトランジスタと、前記電圧変換バッファ回路の前記出力端子と前記第4のnチャンネルトランジスタのゲートとの間に接続され、前記レベル変換された反転データ信号を所定の遅延時間遅延させて前記第4のnチャンネルトランジスタのゲートに伝達する遅延プロックとを有するものである。

【0020】請求項6記載の電圧変換バッファ回路は、 請求項5記載の電圧変換バッファ回路において、前記遅 延時間が、前記レベルシフターフリップフロップ部の前 記弱い方のフリップフロップ動作に必要な時間より長く 設定されているものである。

【0021】請求項7記載の電圧変換バッファ回路は、 請求項5記載の電圧変換バッファ回路において、前記反 転部がCMOSにより構成されているものである。

[0022]

※ 【発明の実施の形態】次に、本発明の実施の形態について図面を参照して詳細に説明する。

【0023】実施の形態1.図1は本発明の実施の形態1による電圧変換バッファ回路を示す回路図である。図1の電圧変換バッファ回路は、図5に示した従来の電圧変換バッファ回路と同様に反転部1とレベルシフターフリップフロップ部2とを備えるとともに、これに加えて遅延駆動部3を備えている。遅延駆動部3は、pチャンネルプルアップMOSトランジスタM7およびM8、および遅延プロック4により構成されている。遅延プロック4により構成されている。遅延プロック4により構成されている。なお、この各反転ゲートは、反転部1と同様のCMOS(pチャンネルMOSトランジスタとnチャンネルMOSトランジスタ)インバータにより構成することができる。

【OO24】反転部1はpチャンネルMOSトランジス タM1とnチャンネルMOSトランジスタM2によりな るCMOSインバータである。電圧変換バッファ回路の 入力端子(IN)がpチャンネルMOSトランジスタM 1とnチャンネルMOSトランジスタM2の各ゲートに 接続され、pチャンネルMOSトランジスタM1のソー スには電源電圧VCC1が供給され、nチャンネルMO SトランジスタM2のソースは接地されている。pチャ ンネルMOSトランジスタM1とnチャンネルMOSト ランジスタM2の各ドレインが互いに接続され、この反 転部1の出力はレベルシフターフリップフロップ部2の n チャンネルMOSトランジスタM4のゲートに供給さ れている。電圧変換パッファ回路の入力端子(IN)は また、レベルシフターフリップフロップ部2のnチャン ネルMOSトランジスタM6のゲートにも接続されてい る。

【0025】レベルシフターフリップフロップ部2はp チャンネルMOSトランジスタM3、nチャンネルMO SトランジスタM4、pチャンネルMOSトランジスタ M5、およびnチャンネルMOSトランジスタM6によ りなる電流ミラーフリップフロップラッチ回路である。 前記電源電圧VCC1とは独立の電源電圧VCC2がp チャンネルMOSトランジスタM3およびM5の各ソー スに供給されており、これらの各ゲートは、nチャンネ ルMOSトランジスタM6およびM4の各ドレインにそ れぞれ接続されている。pチャンネルMOSトランジス タM3とnチャンネルMOSトランジスタM4の各ドレ インは互いに接続されている。pチャンネルMOSトラ ンジスタM5とnチャンネルMOSトランジスタM6の 各ドレインも同様に互いに接続されており、これらは電 圧変換パッファ回路の出力端子(OUT)に接続されて いる。nチャンネルMOSトランジスタM4およびM6 の各ソースは接地されている。

【0026】ここで、レベルシフターフリップフロップ 部2におけるpチャンネルMOSトランジスタとnチャ ンネルMOSトランジスタの駆動性能が等しい(バラン ス状態)とすると、レベルシフターフリップフロップ部 2のフリップフロップ動作は起こりにくく長時間を要す ることとなり、場合によってはフリップフロップが起こ らない可能性も生じる。このため、レベルシフターフリ ップフロップ部 2 の p チャンネルMOSトランジスタの 駆動性能とnチャンネルMOSトランジスタの駆動性能 の間に意図的にアンバランスが導入されており、nチャ ンネルMOSトランジスタM4およびM6の駆動性能が pチャンネルMOSトランジスタM3およびM5の駆動 性能より強くなるような設計が意図的に行われている。 MOSトランジスタの駆動性能は、具体的にはMOSト ランジスタのソースードレイン電流の量に関係してお り、駆動性能はそのMOSトランジスタのゲート幅およ びゲート長に依存する。MOSトランジスタのゲート幅 が広くなるほど、駆動性能は高くなる。nチャンネルM OSトランジスタとpチャンネルMOSトランジスタと を比較すると、ゲート幅が同一の場合の駆動性能はnチ ャンネルMOSトランジスタの方がpチャンネルMOS トランジスタより一般に高く、従って、pチャンネルM OSトランジスタの駆動性能をn チャンネルMOSトラ ンジスタの駆動性能と等しくするためには、pチャンネ ルMOSトランジスタとnチャンネルMOSトランジス タのゲート幅がほぼ2:1 (例えば、10μmと5μ m) に設定される。従って、この実施の形態1において は、レベルシフターフリップフロップ部2におけるpチ ャンネルMOSトランジスタとnチャンネルMOSトラ ンジスタの各ゲート幅を例えば6μmと5μmに設定す ることにより、nチャンネルMOSトランジスタM4お よびM6の駆動性能をpチャンネルMOSトランジスタ M3およびM5の駆動性能より高く設定している。

10

【0027】遅延駆動部3において、pチャンネルMO SトランジスタM7のソースには前記電源電圧VCC2 が供給され、pチャンネルMOSトランジスタM7のゲ ートはpチャンネルMOSトランジスタM5のゲートと 接続され、pチャンネルMOSトランジスタM7のドレ インはpチャンネルMOSトランジスタM8のソースと 接続されている。pチャンネルMOSトランジスタM8 のドレインは、レベルシフターフリップフロップ部2の 出力(すなわちpチャンネルMOSトランジスタM5と 10 nチャンネルMOSトランジスタM6のドレイン間接 点)と電圧変換バッファ回路の出力端子(OUT)とに 接続されている。遅延プロック4は、レベルシフターフ リップフロップ部2の出力をpチャンネルMOSトラン ジスタM8のゲートに所定の遅延時間だけ遅延させて伝 達するために、出力端子(OUT)とpチャンネルMO SトランジスタM8のゲートとの間に配置されている。 【0028】以下において、図1の電圧変換バッファ回

路の動作について説明する。

【0029】入力端子(IN)がHIGHレベルのと き、pチャンネルMOSトランジスタM1のゲートはO FF、nチャンネルMOSトランジスタM2のゲートは ONとなり、これにより反転部1の出力はLOWレベル に保持される。従って、nチャンネルMOSトランジス タM4およびM6はそれぞれOFFおよびONとなり、 これにより出力端子(OUT)はLOWレベル(OV) となる。入力端子(IN)がLOWレベルのとき、pチ ャンネルMOSトランジスタM1のゲートはON、nチ ャンネルMOSトランジスタM2のゲートはOFFとな り、これにより反転部1の出力はHIGHレベルに保持 される。従って、n チャンネルMOSトランジスタM4 およびM6はそれぞれONおよびOFFとなる。従って pチャンネルMOSトランジスタM5のゲートはLOW レベルでONとなり、これにより出力端子(OUT)は HIGHレベル(VCC2)となる。上記のように、入 力端子(IN)における入力データ信号は反転部1によ り反転され、その反転されたデータ信号のレベルは、レ ベルシフターフリップフロップ部2により電源電圧VC C2に従って変換される。

【0030】入力端子(IN)においてLOWからHI

OHへのデータ変化が起こった場合、nチャンネルMO
SトランジスタM2がONに変わり、これによりnチャンネルMOSトランジスタM4のゲートがOFFとなる。同時に、nチャンネルMOSトランジスタM6がONとなり、これにより出力端子(OUT)がLOWとなる。同時に、pチャンネルMOSトランジスタM3がONとなり、これにより図1中のノードAがHIGHレベルとなる。これによりpチャンネルMOSトランジスタM5およびM7が共にOFFとなる。その後、出力端子(OUT)のLOWレベルが遅延プロック4を介して伝

OUT)のLOWレベルが遅延プロック4を介して伝

なる。上記のように、図5に示した従来の電圧変換バッ ファ回路の場合と同様にして、入力端子(IN)におけ るLOWからHIGHへのデータ変化に伴い、出力端子 (OUT) におけるHIGHからLOWへのデータ変化 が生じる。

【0031】入力端子(IN)においてHIGHからL OWへのデータ変化が起こった場合、pチャンネルMO SトランジスタM1がONに変わり、nチャンネルMO SトランジスタM2およびM6がOFFに変わる。従っ て、pチャンネルMOSトランジスタM1がnチャンネ ルMOSトランジスタM4をONとし、これによりpチ ャンネルMOSトランジスタM5およびM7がONとな る。なお、この時にのみ、pチャンネルMOSトランジ スタM5, M7およびM8がすべて同時にONとなる。 この時、pチャンネルMOSトランジスタM5, M7お よびM8の結合された駆動性能により、出力端子(OU T) が極めて高速にHIGHレベルに引き上げられる。 その後、出力端子(OUT)のHIGHレベルが遅延プ ロック4を介して伝達され、pチャンネルMOSトラン ジスタM8がOFFとなる。上記のように、入力端子 (IN) におけるHIGHからLOWへのデータ変化に 伴う出力端子(OUT)におけるLOWからHIGHへ のデータ変化は、図5に示した従来の電圧変換パッファ 回路の場合と比較して、図3に示すように大きく高速化 される。

【0032】上述のように、この実施の形態1によれ ば、反転部1と、nチャンネルMOSトランジスタM4 およびM6の駆動性能がpチャンネルMOSトランジス タM3およびM5の駆動性能より高くなるようなアンバ ランスが導入されたレベルシフターフリップフロップ部 2とを備えた、アンパランス化された電圧変換パッファ 回路において、遅延ブロック4と、LOWからHIGH への出力データ変化を補助するためのpチャンネルプル アップMOSトランジスタM7およびM8とを有した、 遅延駆動部3を設けることにより、出力端子(OUT) におけるLOWからHIGHへのデータ変化が極めて高 速なものとなり、これにより、入力データ信号のHIG HからLOW、およびLOWからHIGHの両方のデー 夕変化に対しての、レベルシフターフリップフロップ部 2の高速なフリップフロップ動作が実現される。

【0033】実施の形態2. 図4は本発明の実施の形態 2による電圧変換バッファ回路を示す回路図である。図 4の電圧変換パッファ回路は、反転部1と、レベルシフ ターフリップフロップ部2'と、遅延駆動部3'とを備 えている。遅延駆動部3'は、nチャンネルプルダウン MOSトランジスタM17およびM18、および遅延ブ ロック4により構成されている。遅延ブロック4は実施 の形態1のものと同様に複数の反転ゲートによる鎖によ り構成されている。

【0034】反転部1は、実施の形態1のものと同様の

構成によるCMOSインバータである。この実施の形態 2においては、反転部1の出力は、レベルシフターフリ ップフロップ部2'の p チャンネルMOSトランジスタ M13のゲートに供給されている。電圧変換バッファ回 路の入力端子(IN)はまた、レベルシフターフリップ

12

フロップ部2'のpチャンネルMOSトランジスタM1 5のゲートにも接続されている。

【0035】レベルシフターフリップフロップ部2,は pチャンネルMOSトランジスタM13、nチャンネル 10 MOSトランジスタM14、pチャンネルMOSトラン ジスタM15、およびnチャンネルMOSトランジスタ M16によりなる電流ミラーフリップフロップラッチ回 路である。反転部1の電源電圧VCC1とは独立の電源 電圧VCC2がpチャンネルMOSトランジスタM13 およびM15の各ソースに供給されている。このpチャ ンネルMOSトランジスタM13およびM15の各ゲー トには上記のように反転部1の出力および入力がそれぞ れ供給されている。pチャンネルMOSトランジスタM 13とnチャンネルMOSトランジスタM14の各ドレ インは互いに接続されている。pチャンネルMOSトラ ンジスタM15とnチャンネルMOSトランジスタM1 6の各ドレインも同様に互いに接続されており、これら は電圧変換バッファ回路の出力端子(OUT)に接続さ れている。nチャンネルMOSトランジスタM14およ びM16の各ゲートは、pチャンネルMOSトランジス タM15およびM13の各ドレインとそれぞれ接続され ている。nチャンネルMOSトランジスタM14および M16の各ソースは接地されている。

【0036】なお、この実施の形態2でも実施の形態1 と同様にレベルシフターフリップフロップ部2'のMO Sトランジスタの駆動性能にアンバランスが導入されて おり、実施の形態2においては、意図的にpチャンネル MOSトランジスタM13およびM15の駆動性能がn チャンネルMOSトランジスタM14およびM16の駆 動性能より高くなるように設計されている。具体的に は、pチャンネルMOSトランジスタとnチャンネルM OSトランジスタのゲート幅を例えば10μmと3μm に設定することにより、このようなアンバランスを実現 することが可能である。

【0037】遅延駆動部3'において、nチャンネルM OSトランジスタM17のソースは接地され、nチャン ネルMOSトランジスタM17のゲートはnチャンネル MOSトランジスタM16のゲートと接続され、nチャ ンネルMOSトランジスタM17のドレインはnチャン ネルMOSトランジスタM18のソースと接続されてい る。nチャンネルMOSトランジスタM18のドレイン は、レベルシフターフリップフロップ部2, の出力(す なわちpチャンネルMOSトランジスタM15とnチャ ンネルMOSトランジスタM16のドレイン間接点)と 電圧変換バッファ回路の出力端子(OUT)とに接続さ

14

れている。遅延ブロック4は、レベルシフターフリップフロップ部2ⁿの出力をnチャンネルMOSトランジスタM18のゲートに所定の遅延時間だけ遅延させて伝達するために、出力端子(OUT)とnチャンネルMOSトランジスタM18のゲートとの間に配置されている。

【0038】以下において、図4の電圧変換バッファ回路の動作について説明する。

【0039】入力端子(IN)がHIGHレベルのとき、pチャンネルMOSトランジスタM1のゲートはOFF、nチャンネルMOSトランジスタM2のゲートはONとなり、これにより反転部1の出力はLOWレベルに保持される。従って、pチャンネルMOSトランジスタM13およびM15は、それぞれONとOFFとなる。これにより、nチャンネルMOSトランジスタM16のゲートはHIGHレベルでONとなり、従って出力端子(OUT)はLOWレベル(OV)となる。

【0040】入力端子(IN)がLOWレベルのとき、pチャンネルMOSトランジスタM1のゲートはON、nチャンネルMOSトランジスタM2のゲートはOFFとなり、これにより反転部1の出力はHIGHレベルに保持される。従って、pチャンネルMOSトランジスタM13およびM15はそれぞれOFFおよびONとなり、これにより出力端子(OUT)はHIGHレベル(VCC2)となる。上記のように、入力端子(IN)における入力データ信号は反転部1により反転され、その反転されたデータ信号のレベルは、レベルシフターフリップフロップ部2,により電源電圧VCC2に従って変換される。

【0041】入力端子(IN)においてHIGHからL OWへのデータ変化が起こった場合、pチャンネルMO SトランジスタM1がONに変わり、これによりpチャ ンネルMOSトランジスタM13のゲートがOFFに変 わる。同時にpチャンネルMOSトランジスタM15が ONに変わり、これにより出力端子(OUT)がHIG Hレベルに変化する。同時に、nチャンネルMOSトラ ンジスタM14がONとなり、これにより図4中のノー ドAがLOWレベルとなる。これによりnチャンネルM OSトランジスタM16およびM17が共にOFFとな る。その後、出力端子 (OUT) のHIGHレベルが遅 延プロック4を介して伝達され、nチャンネルMOSト ランジスタM18がONとなる。上記のように、入力端 子(IN)におけるHIGHからLOWへのデータ変化 に伴い、出力端子(OUT)におけるLOWからHIG Hへのデータ変化が生じる。

【0042】入力端子(IN)においてLOWからHIGHへのデータ変化が起こった場合、nチャンネルMOSトランジスタM2がONに変わり、pチャンネルMOSトランジスタM1およびM15がOFFに変わる。従って、nチャンネルMOSトランジスタM2がpチャンネルMOSトランジスタM13をONとし、これにより

nチャンネルMOSトランジスタM16およびM17がONとなる。なお、この時にのみ、nチャンネルMOSトランジスタM16, M17およびM18がすべて同時にONとなる。この時、nチャンネルMOSトランジスタM16, M17およびM18の結合された駆動性能により、出力端子(OUT)が極めて高速にLOWレベルに引き下げられる。その後、出力端子(OUT)のLOWレベルが遅延プロック4を介して伝達され、nチャンネルMOSトランジスタM18がOFFとなる。上記のように、入力端子(IN)におけるLOWからHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHへのデータ変化に伴う出力端子(OUT)におけるHIGHからLOWへのデータ変化は、電圧変換バッファ回路に遅延駆動部3°が設けられていない場合と比較して大きく高速化される。

【0043】上述のように、この実施の形態2によれ ば、反転部1と、pチャンネルMOSトランジスタM1 3およびM15の駆動性能がnチャンネルMOSトラン ジスタM14およびM16の駆動性能より高くなるよう なアンパランスが導入されたレベルシフターフリップフ 20 ロップ部 2 とを備えた、アンバランス化された電圧変 換バッファ回路において、遅延プロック4と、HIGH からLOWへの出力データ変化を補助するためのnチャ ンネルプルダウンMOSトランジスタM17およびM1 8とを有した、遅延駆動部3'を設けることにより、出 力端子(OUT)におけるHIGHからLOWへのデー 夕変化が極めて高速なものとなり、これにより、入力デ ータ信号のHIGHからLOW、およびLOWからHI GHの両方のデータ変化に対しての、レベルシフターフ リップフロップ部2'の高速なフリップフロップ動作が 30 実現される。

[0044]

【発明の効果】以上のように、この発明による電圧変換バッファ回路によれば、駆動性能のアンバランスを導入した電圧変換バッファ回路における固有の問題を解決し、入力端子におけるデータ信号のHIGHからLOWへのデータ変化およびLOWからHIGHへのデータ変化の両方に対して、出力端子における高速のデータ変化を実現することができる効果がある。

【0045】なお、この発明を特定の例示的な各実施の 形態を用いて説明してきたが、この発明はこれらの実施 の形態に限定されるものではなく、添付した特許請求の 範囲によってのみ限定されるものである。この発明の範 囲と趣旨から離れることなくこの分野の当業者がこれら の実施の形態の変更または修正を行うことが可能である ことが当然理解されるべきものである。

【図面の簡単な説明】

【図1】本発明の実施の形態1による電圧変換バッファ 回路を示す回路図である。

【図2】図1の電圧変換パッファ回路中の遅延駆動部の 50 構成を示す回路図である。

15 【図3】図1の電圧変換バッファ回路の入力と出力を示すタイミングチャートである。

【図4】本発明の実施の形態2による電圧変換パッファ 回路を示す回路図である。

【図5】一般に用いられている従来の電圧変換バッファ 回路を示す回路図である。

【図6】図5の従来の電圧変換バッファ回路の入力と出力を示すタイミングチャートである。

【符号の説明】

1 反転部

2, 2' レベルシフターフリップフロップ部

3, 3' 遅延駆動部

4 遅延ブロック

M1, M3, M5, M7, M8, M13, M15 pチャンネルMOSトランジスタ


M2, M4, M6, M14, M16, M17, M18 nチャンネルMOSトランジスタ

(IN) 入力端子


(OUT) 出力端子

10


【図1】




【図2】




【図3】




[図4]







【図6】



【外国語明細書】

1 Title of Investion

VOLTAGE CONVERTING BUFFER CIRCUIT

- 2 Claims
 - 1. A voltage converting beffer circuit comprising:
 - an inverter section for inverting data signals:
- a level shifter flip-flop section composed of a correct mirror flip-flop latch circuit including two p-channel transistors and two n-channel transistors. for receiving the data signal and the inverted data signal simultaneously, shifting the voltage level of the inverted data signal, and outputting the level shifted inverted data signal, in which unbalance is introduced into driving ability of the p-channel transistors and the n-channel transistors; and
- a delayed driving section including a delay block and transistors of the same type as the transistors in the level shifter flip-flop soction whose driving ability is set weaker, for assisting driving ability of the weaker transistors in the level shifter flip flop section and as sisting weaker flip-flop action of the level stifter flip-flop section which has been made weaker due to the unbalance
- 2. A voltage converting buffer circuit as claimed in claim 1, wherein the unbalance is introduced so that the driving ability of the n-channel transistors will be stronger than the driving ability of the p-channel transistors in the level shifter [lip-flop section. in which:

the level shifter flip-flop section includes:

a first o-channel transistor, whose gate is supplied with the inverted data signal, and whose source is grounded;

a second n-chancel transistor, whose gate is supplied with the data signal, and whose source is grounded:

a first p-channel transistor, whose source is supplied with a power source voltage for shifting the voltage level of the inverted data signal, whose gate is connected with the drain of the second n-channel transistor and an nutput node of the voltage converting buffer circuit, and whose drain is connected with the drain of the first n channel transistor; and

a second p-channe: transistor, whose scorce is supplied with the power source roltage for shifting the voltage leve! of the inverted data signal, whose gate is connected with the drain of the first p-channel transistor, and whose drain is connected with the drain of the second p-channel transistor.

and the delayed driving section includes:

- a third p channel transistor, whose source is supplied with the power source voltage for shifting the voltage level of the inverted data signal, and whose gate is connected with the gate of the second p channel transistor;
- a fourth p-channel transistor, whose source is connected with a he drain of the third p-channel transistor, and whose drain is connected to the output node of the voltage converting buffer circuit and the drains of the second p-channel transistor and the second c-channel transistor; and
- a delay block which is connected between the output node of the voltage converting buffer circuit and the gate of the fourth p-channel transister, for transmitting the level shifted inverted data signal to the gate of the fourth p-channel transistor with a predetermined delay time.

- 3. A voltage converting buffer circuit as claimed in claim 1. wherein the delay time is set innger than a time which is recied for the weaker flip-flop action of the level shifter flip-flop section.
- 4. A voltage converting buffer circuit as claimed in ciaix 1, wherein the inverter section is composed of a CMOS.
- 5. A voltage converting buffer circuit as claimed is claimed, wherein the unbalance is introduced so that the driving ability of the pechannel transistors will be stronger than the driving ability of the pechannel transistors in the level shifter flip-flop section, it which:

the level shifter flip flop section includes:

- a first p-channel transistor, whose gate is supplied with the inverted data signal, and whose source is supplied with a power source voltage for shifting the voltage level of the inverted data signal;
- a second p-channel transistor, whose gate is supplied with the data signal, and whose source is supplied with the power source voltage for shifting the voltage level of the inverted data signal;
- a first n-channel transistor, whose source is grounded, whose drain is connected with the drain of the lirst p-channel transistor, and whose gate is connected with the drain of the second p-channel transister and an output node of the voltage converting buffer circuit; and
- a second a-channel transister, whose source is grounded, whose drain is connected with the drain of the second p-channel transistor, and whose gate is connected with the drain of the first p-channel transistor:

and the delayed driving section includes:

a third o-channel transistor, whose source is grounded, and who se gate is connected with the gate of the second o channel transistor: a fourth n-channel transistor, whose source is corrected with the drain of the third n-channel transistor, and whose drain is corrected to the output node of the voltage converting buffer direct and the drains of the second p-channel transistor and the second p-channel transistor and the second p-channel transistor.

a delay block which is contented between the output node of the voltage converting buffer circuit and the gate of the fourth n-channel transistor, for transmitting the level shifted inverted data signal to the gate of the fourth n-channel transistor with a predetermined delay time.

- 6. A voltage converting buffer circuit as claimed in claim 5.

 wherein the dulay time is set longer than a time which is needed for the weaker flip-flop action of the level shifter frip-flop section.
- 7. A voltage converting buffer circuit as claimed in claim 5. wherein the inverter section is composed of a CMO5.
- 3 Detailed Description of Invention

BACKGROUND OF THE INVENTION

The present invention generally relates to a voltage converting buffer circuit comprised of a CMOS inverter for inverting input data signal and a current mirror flip-flop latch circuit for shifting the voltage level of the inverted input data signal, and in particular, to a voltage converting buffer circuit which realizes high speci flip-flop action of the current mirror flip-flop latch circuit with respect to both HIGH to LOW data transition and LOW to HIGH data transition of the input data signal.

Description of the Prior Art

Fig.5 is a circuit diagram showing a generally used cyclentional voltage converting buffer circuit. The conventional circuit compolises an inverter section 1 and a level shifter flip flop section 2.

The inverter section 1 is a CMOS inverter which consists of a perhannel MOS transistor M1 and an nechannel MOS transistor M2. The input node (1N) of the voltage converting buffer circuit is cornected to the gates of the pechannel MOS transistor M1 and the nechannel MOS transistor M2, and the source of the pechannel MOS transistor M1 is supplied with a power source voltage VCC1, and the source of the nechannel MOS transistor M1 and the nechannel MOS transistor M1 and the nechannel MOS transistor M2 are connected together, and the output of the inverter section 1 is supplied to the gate of an nechannel MOS transistor M2 are connected together. The input node (1N) of the voltage converting buffer circuit is also connected to an techannel MOS transistor M3 of the level shifter flip-flop section 2.

The level shifter (Lip-flop section 2 is a current mirror flip-flop latch circuit which consists of a p-channel MOS transistor M3, the n-channel MOS transistor M4, a p-channel MOS transistor M5, and the n-channel MOS transistor M6. A power source voltage VCC2 which is independent of the power source voltage VCC1 is supplied to the sources of the p-channel MOS transistors M3 and M5, and the gates of them are connected with the drains of the n-channel MOS transistors M6 and M4 respectively.

The drains of the p-channel MOS transistors M6 and M4 respectively.

The drains of the p-channel MOS transistor M3 and the n-channel MOS transistor M4 are connected together. The drains of the p-channel MOS transistor M5 and the n-channel MOS transistor M6 are similarly connected to gether and they are connected to the notput node (OUT) of the voltage converting buffer circuit. The sources of the n-channel MOS transistors M4 are grounded.

In the following, the operation of the conventional veltage estimates buffer circuit of Fig.5 will be described.

When the input node (IN) is at a HIGH level, the gate of the n-chantel MOS transistor MI is OFF and the gate of the n-chantel MOS transistor M2 is ON, thereby the output of the inverter section 1 is kept at a LOW level. Thus, the n channel MOS transistors M4 and M6 are OFF and ON respectively, and accordingly the output node (OUT) is at a LOW level (OV).

When the input node (IN) is at a LOW level, the gate of the p-c hannel MOS transistor. WI is ON and the gate of the e-channel MOS transistor M2 is OFF, thereby the output of the inverter section I is kept at a HIGH level. Thus, the n-channel MOS transistors M4 and M6 are ON and OFF respectively. Accordingly, the gate of the p-channel MOS transistor M5 is at a LOW level and ON, and thus the output node (OUT) is at a HIGH level (VCC2).

As shown above, the input data signal at the input node (IN) is inverted by the inverser section 1 and the level of the signal is shift ed according to the power source voltage VCC2 by the level shifter flipflop section 2.

When data transition of LOW to HIGH or HIGH to LOW occurs at the input node (1N), flip-flop action occurs in the level shifter flip-flop paction 2 and HIGH to LOW or LOW to HIGH data transition occurs at the output node (OUT), respectively.

However, if driving ability of the p-channel MOS transistor and the p-channel MOS transistor and the level shifter flip-flop section 2 is the same (i.e. balanced), the flip-flop action of the level shifter filip-flop section 2 is not easy to occur and the flip-flop action tends to take a long time, or there may be cases where the flip-flop action does not occur. Therefore, in the design of the level shifter flip-flop sec

tion 2, unbalance is intentionally introduced into the priving ability o I the p-channel MOS transistor and the n-channel MOS transistor in the $\ensuremath{\mathbb{I}}$ evel shifter flip-flop section 2. In the case of Fig. 5, the driving all lity of the nichannel XOS transistors is deliberately designed to be str onger than the driving ability of the p-channel MOS transistors it the l evel shifter flip-flop section 2. Concretely the driving ability of a \boldsymbol{X} OS transistor is related to the amount of source drain correct of the MO S transistor, and the driving ability depends on the gate width and the gate length of the MOS transistor. The driving ability gets stronger as the gate width gets wider. Generally, the driving ability of n-charnel MOS transistors is stronger than that of p-charmel MOS transistors when the gate widths of the MOS transistors are the same, and thus in order to set the driving ability of the p-channel MOS transisters equal to tha t of the o-channel MOS transistors, the gate widths of the p-channel MOS transistors and the n-channel MOS transistors are set approximately 2:1 (for example, 10 μ m and 5 μ m). Therefore, in order to set the driving ability of the n-channel MOS transistors stronger than that of the p-ch annel MOS transistors, the gate widths of the p-chappel MOS transistors and the o-channel MOS transistors are set, for example, 6 μ m and 5 μ m re speciavely.

When the vobalance is introduced into the driving ability of MOS transistors so that the driving ability of the n-channel MOS transistors MA and M6 will be stronger than that of the p-channel MOS transistors M3 and M5, smooth and high speed HIGH to LOW data transition at the output node (OUT) is made possible, and ON correst during the HIGH to LOW at a transition (flip-flop action) is reduced.

However, the above unbalance (n-channel MOS transistors stronger than p-channel MOS transistors) results in a very slow data transition at the output node (OUT) of the level shifter flip-flop section 2 with

respect to HIGH to LOW data transition at the input node (IN) of the the erter section 1 (i.e. very slow LOW to HIGH data transition at the hoteput node (OUT)) as shown in Fig.6, and there may be cases where the LOW to HIGH data transition at the output node (OUT) does not successfully one not.

Problems to be resolved

As described above, due to the inbuilt unbalance between the upper probannel MOS transistors M3 and M5 and the lower rechannel MOS transistors M4 and M6 of the lovel shifter flip-flep section 2, when actinguited at transition of HIGH to LOW occurs at the input node (IN) of the inverter section 1, the consequent signal rise time of the LOW to HIGH data transition at the octput node (OUT) becomes extremely slow and ON our ent during the LOW to HIGH data transition (flip-flep action) becomes large as shown in Fig.6, and there may be cases where the LOW to HIGH data transition at the output node (OUT) does not successfully occur.

It is therefore the primary object of the present invention to provide a voltage converting buffer circuit by which the resultant problems of the conventional unbalanced voltage converting buffer circuit is resolved and high speed flip-ficp action of the level shifter flip-ficp section 2 with respect to both HIGH to LOW data transition and LOW to HiGH data transition of the input data signal is realized.

Measures to resolve the problem

In accordance with the present invention, there is provided a rollage converting buffer circuit comprising an inverter section, a level shifter flip-flop section, and a delayed driving section. The inverter section inverts data signa's. The level shifter flip-flop section is composed of a current mirror flip-flop latch circuit including two p-chan

lop section receives the data signal and the inverted data signal and the inverted data signal and the inverted data signal, and only apecusly, shifts the voltage level of the inverted data signal, and only uts the level shifted inverted data signal. In the level shifter flip-flop section, unbalance is introduced into driving ability of the potage el transistors and the n-changel transistors in the same way as the conventional voltage converting buffer circuit. The delayed driving section includes a delay block and transistors of the same type as the transist one in the level shifter flip flop section whose driving ability is set weaker. The delayed driving section assists driving ability of the weak er transistors in the level shifter flip-flop section and assists weaker. It delayed driving section assists driving ability of the weak er transistors in the level shifter flip-flop section which has been made weaker due to the unbalance.

In accordance with one aspect of the present invention, the unb alance is introduced so that the driving obility of the n-chosnel tracei stors will be stronger than the driving ability of the p-chancel transis tors in the level shifter flip-flop section. In such a preferred embedi ment, the level shifter flip-flop section includes a first n-channel tra nsistor, a second n-charmel translator, a first p-channel translator, as d a second p channel transistor, which are connected as fellows. The ga te of the first n-changel transistor is supplied with the inverted data signal, with its source grounded. The gate of the second orcharmel fram sistor is supplied with the data signal, with its scurce grounded. The source of the first p-channel translator is supplied with a power source voltage for shifting the voltage level of the invested data signal, wit blits gate connected with the drain of the second n-channel transfers; a ad an output node of the voltage converting buffer circuit, and with its drain connected with the drain of the first n-channel translater. The source of the second p-channel transistor is supplied with the power son

rce voltage for shifting the voltage level of the inverted data signal. with its gate connected with the drain of the first n-chancel transistor , and with its drain connected with the drain of the second a crathel to ansister. The delayed driving section includes a third prehatnel transi stor, a fourth p-channel transistor, and a delay block, which are conten ted as follows. The source of the third p-channel transistor is supplie d with the power source voltage for shifting the voltage level of the in verted data signal, with its gate connected with the gate of the second p-channel transistor. The source of the fourth p-channel transister is connected with the drain of the third p-chaenel transistor, with its dra in consected to the output node of the voltage converting buffer circuit and the drains of the second p-channel transistor and the second n-chan nel transistor. The delay block is connected between the output node of the voltage converting buffer circuit and the gate of the fourth proban nel transistor, for transmitting the level shifted inverted data signal to the gate of the fourth p-channel transistor with a predetermined dela y time.

Preferably, the delay time is set longer than a time which is needed for the weaker flip-flop action of the level shifter flip-flop section.

Preferably, the inverter section is composed of a CNOS.

In accordance with another aspect of the present invention, the unbalance is introduced so that the driving ability of the p-channel is ansistors will be stronger that the driving ability of the c-channel transistors in the level shifter flip flop section. In such a professed embodiment, the level shifter flip-flop section includes a first p-channel transistor, a second p-channel transistor, a first n-channel transistor. The gate of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied with the inverted definition of the first p-channel transistor is supplied to the first p-channel transistor in the first p-channel transistor is supplied to the first p-channel transistor in the first p-channel transistor is supplied to the first p-channel transistor in the first p-channel transistor in the first p-channel transistor in the first p-channel transistor is supplied to the first p-channel transistor in the first p-channel transistor is the first p-channel transistor in the first p-channel tr

ata signal, with its source supplied with a power source voltage for shi fting the voltage level of the inverted data signal. The gate of the se cond p-channel transistor is supplied with the data signal, with listyr are supplied with the power source voltage for shifting the voltage leve I of the invested data signal. The source of the first mechannel stans! stor is grounded, with its drain counceted with the drain of the first p -channel transistor, and with its gate connected with the drain of the s econd p-channel transistor and an output node of the voltage conventing buffer circuit. The source of the second archaemel transistor is ground ed, with its drain connected with the drain of the second p-channel tran sister, and with its gate concected with the drain of the first p-channe I transferor. The delayed driving section includes a third n-channe, tr ansistor, a fourth p-chappe) transistor, and a delay block, which are co nnected as follows. The source of the third n-channel translator is give unded, with its gate connected with the gate of the second a-channel ita nsistor. The source of the fourth a-channel transistor is connected wit b the drain of the third a-channel transistor, with its grain connected to the output pode of the voltage converting buffer circuit and the drai as of the second p-channel transistor and the second a channel transistor r. The delay block is connected between the cutput nede of the voltage conversing buffer circuit and the gate of the formth a channel transists r, for transmitting the level shifted inverted data signal to the gate of I the lourth n-channel transistor with a predetermined delay time.

Preferably, the delay time is set longer than a time which is needed for the weaker flip-flop action of the level shifter flip-flop section.

Preferably, the inverter section is composed of a CMOS.

DESCRIPTION OF THE PREFERRED EMBODIMENTS

Fig.1 is a circuit diagram showing a voltage converting brife: circuit according to an embodiment of the present invention. The voltage converting brifer circuit of Fig.1 comprises an inventer section 1 and a level shifter flip-flop section 2 in the same way as the converting buffer circuit of Fig.5. The voltage converting buffer circuit of Fig.5. The voltage converting buffer circuit of this embodiment further comprises a delayed driving section 3. The delayed driving section 3 is composed of p-channel pull-up MOS transistors M7 and M8, and a delay block 4. The delay block 4 is composed of a chain of inverter gates as shown in Fig.2. Here, each inverter gate may be composed of a CMOS (p-channel and n-channel MOS transistors) inverter which is the same as the inverter section 1.

The inverter section 1 is a CXOS inverter which consists of a p-channel MOS transistor M1 and an n-channel MOS transistor M2. The input node (IN) of the voltage converting buffer circuit is connected in the gates of the p-channel MOS transistor M1 and the n-channel MOS transist or M2, and the source of the p-channel MOS transistor M1 is supplied with a power source voltage VCC1, and the source of the n-channel MOS transistor M2 is grounded. The drains of the p-channel MOS transistor M1 and the n-channel MOS transistor M2 are connected together, and the output of the inverter section 1 is supplied to the gate of an n-channel MOS transistor M4 of the level shifter flip-flop section 2. The input node (IN) of the voltage converting beffer circuit is also connected to an n-channel MOS transistor M6 of the level shifter flip-flop section 2.

The level shifter flip-flop section 2 is a current mirror flip-flop latch circuit which consists of a p channel MOS transistor M2, the n-channel MOS transistor M4, a p-channel MOS transistor M5, and the nich annel MOS transistor M6. A power source voltage VCC2 which is Independent of the power source voltage VCC1 is supplied to the sources of the p-channel MOS transistors M3 and M5, and the gates of them are connected we

The drains of the p-channel MOS transistor M3 and the n-channel MOS transistor M3 and the n-channel MOS transistor M3 and the n-channel MOS transistor M4 are connected together. The drains of the p-channel MOS transistor M6 are similarly connected to gether and they are connected to the output nude (OUT) of the voltage to averting buffer circuit. The sources of the n-channel MOS transistors X4 and M6 are grounded.

Here, if driving ability of the p-channel MOS transistor and th e p-channel MOS transister in the level shifter flip-flop section 2 is t he same (i.e. balanced), the flip-flip action of the level shifter filipflop section 2 is not easy to occur and the flip-flop action teads to ta ke a long time, or there may be cases where the flip-flep action does no t occur. Therefore, unbalance is intentionally introduced into the original ing ability of the MOS transistors in the level shifter flip-flop section o 2, in which the driving ability of the n-channel MOS transistors M4 as d M6 is deliberately designed to be stronger than the driving ability of the p-channel MOS transistors M3 and M5. Concretely the driving abilit y of a MOS transistor is related to the amount of source-orain current of f the MOS transistor, and the driving ability depends on the gate width and the gate length of the MOS transistor. The driving ability gets str orger as the gate width gets wider. Generally, the driving abillity of a -chaptel MOS transistors is stronger than that of p-chacke' MOS transist ors when the gate widths are the same, and thus in order to set the driv ing ability of the p-channel MOS transistors equal to that of the b-chan nel MOS transistors, the gate widths of the pichannel MOS translators and d the m-channel MOS transistors are set approximately 2:1 (for example. 10 pcm and 5 pcm). Therefore, in this embodiment, the driving ability of the o-channel MOS transistors M4 and M6 is set stronger than that of the p-channel MOS transistors M3 and M5, by setting the gate widths of t

he p-channel MOS transistors and the n-channel MOS transistors at $6\,\mu\pi$ and $5\,\mu m$ respectively, for example.

OS transister M7 is supplied with the power source of the probable! X OS transister M7 is supplied with the power source voltage VCC2. The gate of the probable! MOS transister M7 is connected with the gate of the probable! MOS transister M5. The drain of the probable! MOS transister M5. The drain of the probable! MOS transister M8 to connected to the source of the probable! MOS transister M8 is connected to the origin of the level shifter flip-flop section 2 (i.e. the junction between the drains of the probable! MOS transister M5 and the n-channel MOS transistor M6) and the output node (OUT) of the voltage converting huffer circuit. The delay block 4 is placed between the output node (OUT) and the gate of the p-channel MOS transistor M8. In order to transmit the cusput of the level shifter flip-flop section 2 to the gate of the p-channel MOS transistor M8. In order to transmit the cusput of the level shifter flip-flop section 2 to the gate of the p-channel MOS transistor M8 with a predotermined delay time.

In the following, the operation of the voltage converting buffer circuit of Fig.1 will be described.

when the input node (IN) is at a HIGH level, the gate of the p-channel MOS transistor M1 is OFF and the gate of the n-channel MOS transistor M2 is ON, thereby the output of the inverter section L is kept at a LOW level. Thus, the n-channel MOS transistors M4 and M5 are OFF and ON respectively, and accordingly the output node (OUT) is at a LOW level. (OV). When the input node (IN) is at a LOW level, the gate of the p-channel MOS transistor M1 is ON and the gate of the n-channel MOS transist or M2 is OFF, thereby the output of the inverter section 1 is kept at a HIGH level. Thus, the n-channel MOS transistors M4 and M6 are ON and OFF respectively. Accordingly, the gate of the p-channel MOS transistor M5 is at a LOW level and ON, and thus the output node (OUT) is an a HIGH level. As above, the input data signal at the input tode (IN), is

inverted by the inverter section 1 and the level of the signal it stiffs ed according to the power scarce voltage VCC2 by the level shifter filly-flop section 2.

wher LOW to HIGH data transition occurs at the input node IIN, the n-channel NOS transistor M2 turns ON which in term polis the sate of the n-channel MOS transistor M4 OFF. At the same time, the n-channel MOS transistor M6 is turned ON and pulls the output node (OUT) LOW. Simultaneously, the p-channel NOS transistor M3 is turned ON pulling the node A in Fig.1 HIGH. Thus, both the p-channel MOS transistor M5 and N7 are turned OFF. After this, the LOW level of the output node (OUT) is the ansmitted through the delay block 4 and turns the p-channel MOS transistor M5 and S7 to M8 ON. As described above, HIGH to LOW data transition at the output node (OUT) according to the LOW to HIGH data transition at the input node (IN) occurs in the same way as the conventional voltage converting but fifer circuit of Fig.5.

When HIGH to LOW data transition occurs at the input node (IN), the p-channel MOS transistor MI turns ON, and the n-channel MOS transistors M2 and M6 turn OFF. Thus, the p-channel MOS transistor M1 publis the n-channel MOS transistor M4 ON, which then turns the p-channel MOS transistors M5 and M7 ON. This is the only time when the p-channel MOS transistors M5, M7 and M8 are all ON at the same time. Then, the combined driving power of the p-channel MOS transistors M5. M7 and M8 publis the output node (OUT) to a HIGH level very quickly. After this, the HIGH level of the output node (OUT) is transmitted through the delay block 4 and turns the p-channel MOS transistor M8 OFF. As described above. LOW to HIGH data transition at the output node (OUT) according to the HIGH ms. LOW data transition at the input node (IN) is made much quicker in comparison with the conventional voltage converting buffer circuit of Fig. 5 as shown in Fig. 3.

As shown abore, according to the embodiment, in the tabalanced rollage converting buffer circuit comprising the CMOS inventer section 1 and the level shifter flip-flop section 2 into which the ambalance of the driving ability is introduced so that the driving ability of the orch annel MOS transisters M4 and M6 will become stronger than that of the pechannel MOS transistors M3 and M5, the LOW to HIGH data transition at it e output node (OUT) is made much quicker by providing the selayed driving section 3 including the delay block 4 and the pechannel published from ansistors M7 and M8 for assisting the LOW to HIGH cutput data transition, thereby high speed flip-flop action of the level shifter flip-flop section 2 with respect to both HIGH to LOW data transition and LOW to HIGH data transition of the input data signal is realized.

Fig. 4 is a circuit diagram showing a voltage converting buffer circuit according to the second embodiment of the present invention. The voltage converting buffer circuit of Fig. 4 comprises an inverter section 1 and a level shifter flip-flop section 2. and a delayed driving section 3. The delayed driving section 3. The delayed driving section 3. is composed of a-channe, pulled own MOS transistors M17 and M18, and a delay block 4. The delay block 4 is composed of a chair of inverter gates in the same way as that of the first embodiment.

The inverter section 1 is a CMOS inverter which has the same composition as that of the first embodiment. In the second embodiment, the output of the inverter section 1 is supplied to the gate of a pichante 1 MOS transistor M13 of the level shifter flip-flop section 2. The imput node (IN) of the voltage conversing buffer circuit is connected to a p-channel MOS transistor M15 of the level shifter flip-flop section 2.

The level shifter flip flop section 2' is a ourrest mirror flip -flop tatch circuit and consists of the p-chantel MOS translator M18, an

n-channel MOS transister M14. the p-channel MOS transister M15, and an n-channel MOS transister M16. A power source voltage VCC2 which is independent of the power source voltage VCC1 of the inverter social 1 is supplied to the sources of the p-channel MOS transisters M12 and M15. The gates of the p-channel MOS transisters M13 and M15 are supplied with the output and the input of the inverter section 1 respectively, as mentioned above. The drains of the p-channel MOS transister M18 and the n-channel MOS transister M18 and the n-channel MOS transister M16 are similarly connected together and they are connected to the output node (OUT) of the voltage converting buffer circuit. The gates of the n-channel MOS transisters M14 and M16 are connected with the drains of the p-channel MOS transistors M14 and M16 are connected with the drains of the p-channel MOS transistors M14 and M16 are connected with the drains of the p-channel MOS transistors M14 and M16 are grounded.

Here, similarly to the first embodiment, unbalance is intentionally introduced into the driving ability of the MOS transistors in the inverted shifter flip-flop section 2°, in which the driving ability of the pechannel MOS transistors M13 and M15 is deliberately designed to be stronger than that of the n-channel MOS transistors M14 and M16. Concretely such unbalance can be realized by secting the gate widths of the p-channel MOS transistors and the n-channel MOS transistors at 10 μ m and μ m respectively. For example,

In the delayed driving section 3°, the source of the nebanne' MOS transistor M17 is grounded. The gate of the p-channel MOS transistor M17 is connected with the gate of the n-channel MOS transistor M17 is connected to the source of the n-channel MOS transistor M17 is connected to the source of the n-channel MOS transistor M18, and the drain of the n-channel MOS transistor M18, and the drain of the n-channel MOS transistor M18 and the drain of the n-channel MOS transistor M18 is connected to the number of the level shifter flip-flop section 2° (i.e. the junction between the drains of the p-channel MOS t

ransister M15 and the e-channel MOS transister M16) and the retort rade (OUT) of the voltage converting buffer circuit. The delay borch 4 is placed between the output node (OUT) and the gate of the e-channel MOS transister M18, in order to transmit the output of the level shifter flip-flop section 2' to the gate of the e-channel MOS transister M18 with a predetermined delay time.

In the following, the operation of the voltage converting boffer circuit of Fig. 4 will be described.

When the input node (IN) is at a HIGH level, the gate of the p-channel MOS transistor MI is OFF and the gate of the E-channel MOS transistor M2 is ON, thereby the output of the inverter section 1 is kept at a LOW level. Thus, the p-channel XOS transistors M13 and X15 are ON and OFF respectively. Accordingly, the gate of the n-channel MOS transistor M16 is at a HIGH level and ON, and thus the output rode (OCT) is at a LOW level (OV).

When the input node (IN) is at a LOW level, the gate of the p-c hannel MOS transistor M1 is ON and the gate of the r-charnel MOS transistor M2 is OFF, thereby the netput of the inverter section 1 is kept at a H1GH level. Thus, the p-channel MOS transistors M13 and M15 are UFF and ON respectively, and accordingly the output node (OUT) is at a H1GH level (VCC2). As above, the input data signal at the input node IIN, is inverted by the inverter section 1 and the level of the signal is shifted according to the power source voltage VCC2 by the level shifter flip-find section 2.

When HIGH to LOW data transition occurs at the Imperiode (iN) the p-channel MOS transistor M1 turns ON which in turn pulls the gate of
the p-channel MOS transistor M13 OFF. At the same time, the p-channel
MOS transistor M15 is turned ON and pulls the output node (OUT) HIGH.
Simultaneously, the n-channel MOS transistor M14 is turned ON pulling th

e node A in Fig. 4 LOW. Thus, both the n-channel MOS tratsisters KHE and M17 are turned OFF. After this, the HIGH level of the output node (OUT) is transmitted through the delay block 4 and turns the n channel MOS transistor M18 ON. As described above, LOW to HIGH data transition occurs at the output node (OUT) according to the HIGH to LOW data transition at the input node (IN).

when LOW to HIGH data transition occurs at the input node (in), the n-channel MOS transistor M2 turns ON, and the p-channel MOS transistors M1 and M15 turn OFF. Thus, the n-channel MOS transistor M2 points to p-channel MOS transistor M13 ON, which then turns the n-channel MOS transistor M2 points transistors M16 and M17 ON. This is the only time when the n-channel MOS transistors M16, M17 and M18 are all ON at the same time. Then, the combined driving power of the n-channel MOS transistors M16, M17 and M18 pulls the output node (OUT) to a LOW level very quickly. After this, the LOW level of the output node (OUT) is transmitted through the delay block 4 and turns the n-channel MOS transistor M18 OFF. As described above, HIGH to LOW data transition at the despet node (OUT) according to the LOW to HIGH data transition at the input node (IN) is made much quicker in comparison with the case where the voltage converting buffer circuit is not provided with the delayed driving section 3°.

As shown above, according to the second embediment in the unbalanced voltage converting buffer circuit complising the CMOS inverter section 1 and the level shifter flip-flop section 2 into which the unbalance of the driving ability is introduced so that the ériving ability of the p-channel MOS transistors M13 and M15 will become stronger that that of the n-channel MOS transistors M14 and M16, the HIGH to LOW data transition at the output node (OUT) is made much quicker by providing the delayed driving section 3 including the delay block 4 and the orchancel pull-down MOS transistors M17 and M18 for assisting the HIGH to LOW cutput

t data transition, thereby high speed flip-flop action of the sevel shifter flip-flop section 2° with respect to both HIGH to LOW data transition of the input data is realized.

Effects of the invention

As set forth hereinabore, in the voltage converting buffer circuit according to the present invention, the resultant problems of the conventional unbalanced voltage converting buffer circuit is resouved, and high speed data transition at the output node of the voltage converting buffer circuit is realized with respect to both HIGH to LOW data transition and LOW to HIGH data transition at the input node of the voltage converting buffer circuit.

While the present invention has been described with reference to the particular illustrative embediments. It is not to be restricted by those embodiments but only by the appended claims. It is to be appreciated that those skilled in the art can change or modify the embodiments without departing from the scope and spirit of the present invention.

4 Brief Description of Drawings

Fig. 1 is a circuit diagram showing a voltage converting buffer circuit according to an embediment of the present invention.

Fig. 2 is a circuit diagram showing composition of a delayed driving section in the voltage converting buffer circuit of Fig. (

Fig. 3 is a timing chart showing the input and the output of the voltage converting buffer circuit of Fig. 1.


Fig.4 is a circuit diagram showing a voltage converting buffer circuit according to the second embodiment of the present invention.


 $\label{Fig.5} Fig. 5 is a circuit diagram showing a generally used conventional voltage converting buffer circuit.$

Fig. 6 is a timing chart showing the imput and the consentional voltage conventions buffer circuit of Fig. 5.


Description of Reference Charactets


- 1 ipretter section
- 2, 2' level shifter filp-flop section
- 3, 3' delayed driving section
- 4 delay biock
- M1, M3, M5, M7, M8, M13, M15 p-channel MOS transistor
- M2, M4, M6, M14, M16, M17, M18 o-channel MOS transister
- (IN) input node
- (OUT) output poce






F I G. 2 F I G. 3 NODE A







F I G. 6

1 Abstract

A voitage converting buffer circuit comprises an inverter sorti on 1, a level shifter flip-flop section 2, and a delayed driving section 3. The inverter section (inverts data signals which are supplied to z m input node (IN). The level-shifter flip-flop section 2 is composed of a current mirror flip-flop latch discuit including two p-charmel MOS is ansistors M3, M5 and two p-channel MOS transistors M4. M6. The level sh ifter flip-flop section 2 receives the data signal and the inverted data signal simultaneously, shifts the voltage level of the inversed data si gnal, and outputs the level shifted inverted data signal. In the level shifter flip-flop section 2, unbalance is introduced into driving abilit y so that the driving ability of the n-channel MOS transistors M4, M6 wi Il be stronger than that of the p-chancel MOS transistors ME. MS in the same way as the conventional direct. The delayed driving section 3 inc ludes a delay block 4 and p-channel MOS transistors M7 and M8. The dela yed driving section assists driving ability of the weaker p channel MOS transistors N3, M5 and assists weaker flip-flop action of the level shif ter flip-flop section 2 which has been made weaker due to the unhalance. thereby LOW to HIGH data transition at the output node (OUT) is made mu ch quicker in comparison with the conventional circuit.

2 Representative Drawing

Fig.1